Verabschieden Sie sich von Batterien
Durch die Kombination der Erfahrung in der Entwicklung von Ultra-Low-Power ASIC von CSEM mit der extrem stromsparenden (ELP) DDC-Technologie von MIFS konnten neue Weltrekorde im Stromverbrauch erzielt werden. Ein komplettes Process Design Kit (PDK) sowie eine Reihe von Silizium-geprüften Mixed-Signal-IPs sind jetzt erhältlich.
Das phänomenale Wachstum des Internets der Dinge (IoT), der mobilen Technologie und des Edge Computing stellt immer höhere Anforderungen an Low-Power-Elektroniksysteme. Smart Dust und kleinste tragbare Geräte benötigen bloss winzige Batterien. Im Idealfall funktionieren solche Mikrosysteme sogar nur mit einer Eigenversorgung – indem sie ihre Energie aus ihrer Umwelt beziehen – und benötigen demnach überhaupt keine Batterien mehr. Damit kommen wir der Vision vollständig wartungsfreier Smart Dust Applikationen greifbar nah.
Verabschieden Sie sich von Batterien
CSEM, ein Marktführer im Bereich von Ultra-Low-Power ASICs, und Mie Fujitsu Semiconductor (MIFS), ein führender Wafer-Hersteller, haben in enger gemeinsamer Zusammenarbeit ein System mit einer „Near-Threshold“-Spannung von 0,5 V entwickelt; da der Leistungsverbrauch proportional zum Quadrat der elektrischen Versorgungsspannung ist, können bei gleicher Leistung enorme Energieeinsparungen erzielt werden. Die „Deeply Depleted Channel“-Technologie (DDC) von MIFS ist perfekt auf Low-Power-Anwendungen abgestimmt. Durch die Immunität gegen RDF (Random Dopant Fluctuation, zufällige Dotierstoffkonzentrationsstreuung) eignet sich die Lösung für den Niederspannungsbetrieb. Doch der Niederspannungsbetrieb unterliegt noch immer Prozess-, Temperatur- und anderen Schwankungen. Um die Auswirkungen solcher Schwankungen zu reduzieren, haben CSEM und MIFS eine Reihe von Designtechniken umgesetzt und ein Body-Bias-basiertes Adaptive Dynamic Frequency Scaling (ADVbbFS) als eine der wichtigsten IPs implementiert.
Ein unter Einsatz der C55DDC-Technologie entwickelter 32-Bit-RISC-Mikrocontroller wurde kürzlich auf der IEEE CICC in Austin, Texas, vorgestellt. Mit nur 2,5?w/MHZ präsentierte er einen neuen Weltrekord in einem 55-nm-CMOS-Prozess.
Keizaburo Yoshie, Senior Vice-President bei MIFS, sagte dazu: „Durch die Kombination der ULPTechnologie von CSEM mit der DDC-Prozesstechnologie von MIFS können IoT-Chips entwickelt werden, die in Sachen Energieeffizienz unschlagbar sind.“ Alain-Serge Porret, Vice-President Integrated & Wireless Systems bei CSEM, erklärte: „Das Low-Voltage-Design wird für zukünftige IoT-Geräte ausschlaggebend sein; es ist toll, mit MIFS zusammenzuarbeiten, um diesen Traum Wirklichkeit werden zu lassen.“
Bereit für die Integration des Designs
Ein komplettes Designsystem einschließlich einem Process Design Kit (PDK) mit allen Bibliotheken und wichtigen analogen IP-Blöcken ist nun erhältlich.
Vom 26. bis zum 27. Juni können Sie CSEM und MIFS im IoT & Wireless Pavilion an Stand 1045 der Sensors Expo in San Jose antreffen.
Quelle: csem.ch
Kommentar hinterlassen